litescope 2023.12

                                 __   _ __      ____
                                / /  (_) /____ / __/______  ___  ___
                               / /__/ / __/ -_)\ \/ __/ _ \/ _ \/ -_)
                              /____/_/\__/\__/___/\__/\___/ .__/\__/
                                                         /_/
                               Copyright 2015-2022 / EnjoyDigital

                           A small footprint and configurable Logic Analyzer
                                    core powered by Migen & LiteX

[> 简介

LiteScope提供了一个小型、可配置的嵌入式逻辑分析仪，您可以在FPGA中使用它，旨在提供免费、便携和灵活的替代方案！

LiteScope是LiteX库的一部分，其目标是通过提供简单、优雅且高效的组件实现来降低复杂FPGA核心的入门门槛，这些组件用于今天的SoC，例如以太网、SATA、PCIe、SDRAM控制器...

使用Migen描述HDL允许核心高度且易于配置。

LiteScope可以作为LiteX库使用，也可以通过生成您将用作标准核心的Verilog RTL来与您的标准设计流程集成。

[> 功能

• 使用LiteScopeIO进行IO窥视和刺探。
• 使用LiteScopeAnalyzer进行逻辑分析
  • 子采样。
  • 在块RAM中存储数据。
  • 可配置触发器。
• 桥接器
  • UART <--> Wishbone（由LiteX提供）
  • Ethernet <--> Wishbone（"Etherbone"）（由LiteEth提供）
  • PCIe <--> Wishbone（由LitePCIe提供）
• 导出格式：.vcd、.sr(sigrok)、.csv、.py等...

[> 验证

LiteScope已经用于调查多个商业或开源设计中的问题。

[> 可能的改进

• 添加标准化接口（AXI、Avalon-ST）
• 添加协议分析器
• 添加信号注入/生成
• 添加DRAM存储
• 添加使用LiteSATA核心的HDD存储
• ... 请见以下支持与咨询 :)

如果您想支持这些功能，请联系我们 florent [AT] enjoy-digital.fr。

[> 开始使用

1. 安装Python 3.6+和FPGA供应商的开发工具。
2. 按照LiteX的wiki 安装指南 安装LiteX和核心。
3. 您可以在LiteX-Boards和在示例目录中找到核心与LiteX集成的示例。

[> 测试

单元测试位于./test/。要运行所有单元测试

$ ./setup.py test

也可以单独运行测试

$ python3 -m unittest test.test_name

[> 许可证

LiteScope采用非常宽松的两条款BSD许可证发布。根据此许可证条款，您有权将LiteScope用于封闭源代码的专有设计。尽管我们不需要您这样做，但这些事情很棒，所以如果可能的话，请这样做

• 告诉我们您正在使用LiteScope
• 在帮助研究的相关出版物中引用LiteScope
• 向我们发送反馈和建议改进
• 当出现问题时报错
• 将您对LiteScope所做的修改和改进发送给我们。

[> 支持和咨询

我们热爱开源硬件，喜欢与他人分享我们的设计。

LiteScope由EnjoyDigital开发和维护。

如果您想了解更多关于LiteScope的信息，或者如果您已经是满意的用户并希望将其扩展到您的需求，EnjoyDigital可以提供标准的商业支持和咨询服务。

所以请随时联系我们，我们很乐意与您合作！（并最终缩短可能的改进列表：）

[> 联系

电子邮件：florent [AT] enjoy-digital.fr