liteeth 2023.12

                                      __   _ __      ______  __
                                     / /  (_) /____ / __/ /_/ /
                                    / /__/ / __/ -_) _// __/ _ \
                                   /____/_/\__/\__/___/\__/_//_/

                                 Copyright 2012-2023 / EnjoyDigital

                             A small footprint and configurable Ethernet core
                                      powered by Migen & LiteX

[> 简介

LiteEth提供一个小型占用空间且可配置的以太网核心。

LiteEth是LiteX库的一部分，其目标是降低复杂FPGA核心的入门门槛，通过提供简单、优雅且高效的实现来提供今天SoC中使用的组件，如以太网、SATA、PCIe、SDRAM控制器...

使用Migen来描述HDL可以使核心高度且易于配置。

LiteEth可以用作LiteX库，也可以通过生成您用作标准核心的verilog rtl与您的标准设计流程集成。

[> 特性

PHY

• MII, RMII 100Mbps PHYs。
• GMII / RGMII / SGMII / 1000BaseX 1Gbps PHYs。

核心

• 可配置的MAC (硬件或软件接口)
• ARP / ICMP / UDP (硬件或软件) / DHCP

前端

• Etherbone (UDP上的Wishbone：从属或主支持)
• UDP流。

[> FPGA已验证

LiteEth 已被广泛应用于商业和开源设计中

• MiSoC: http://m-labs.hk/gateware.html
• ARTIQ: http://m-labs.hk/artiq/index.html
• HDMI2USB: http://hdmi2usb.tv/home/
• 以及其他商业设计...

[> 可能的改进

• 添加标准化接口（AXI，Avalon-ST）
• 为MAC添加DMA接口
• 添加更多文档
• ...见下面的支持和咨询：)

如果您想支持这些功能，请通过 florent [AT] enjoy-digital.fr 联系我们。

[> 开始使用

1. 安装 Python 3.6+ 和 FPGA 供应商的开发工具。
2. 按照 LiteX 的维基百科 安装指南 安装 LiteX 和核心。
3. 您可以在 LiteX-Boards 和 examples 目录中找到核心与 LiteX 集成的示例。

[> 测试

单元测试位于 ./test/ 目录中。要运行所有单元测试

$ ./setup.py test

也可以单独运行测试

$ python3 -m unittest test.test_name

[> 许可证

LiteEth 在非常宽松的双条款BSD许可证下发布。根据本许可证条款，您有权将 LiteEth 用于封闭源代码的专有设计。尽管我们不要求您这样做，但这些事情很棒，所以如果可能的话，请这样做

• 告诉我们您正在使用 LiteEth
• 在您的研究相关出版物中引用 LiteEth
• 发送反馈和改进建议给我们
• 当出现问题时，发送给我们错误报告
• 发送给我们您对 LiteEth 所做的修改和改进。

[> 支持和咨询

我们热爱开源硬件，并喜欢与他人分享我们的设计。

LiteEth 由 EnjoyDigital 开发和维护。

如果您想了解更多关于 LiteEth 的信息，或者您已经是满意的用户并希望将其扩展到您的需求，EnjoyDigital 可以提供标准的商业支持以及咨询服务。

所以请随时联系我们，我们很乐意与您合作！（并最终缩短可能的改进列表：)

[> 联系

电子邮件: florent [AT] enjoy-digital.fr